橡树岭把IBM量子机和AMD超算接在一起，定了个2028年底的硬指标
作者：陈一帆
当地时间11月5日，美国橡树岭国家实验室量子科学中心与IBM、AMD发布量子纠错协同设计平台，首个部署把IBM量子计算机与基于AMD CPU/GPU的HPC系统连起来。三方给出的目标是2028年底让100个逻辑量子比特运行10万次“硬操作”。
文｜陈一帆
当地时间11月5日，美国能源部资助的橡树岭国家实验室量子科学中心宣布，与IBM、AMD共同发布一个量子纠错协同设计平台。首个部署方案把IBM的量子计算机和橡树岭基于AMD CPU与GPU的HPC系统接在了一起，AMD的硬件为量子纠错、解码优化、软件编排提供经典算力。三方同时挂出一个时间点：2028年底，100个逻辑量子比特运行10万次“硬操作”。
量子计算为什么非要配一屋子超算
量子比特很娇气。它不像硬盘里的0和1，写进去就稳稳待着，而是稍有扰动就漂移、就出错。纠错的办法不是把每个量子比特做得完美，而是用许多物理量子比特去“看着”一个逻辑量子比特，不断测量、比对、修正。
麻烦在于，这套看护必须是实时的。你可以把它想成在晃动的车厢里写字：每写一笔就得有人立刻看出这一笔歪了多少、该怎么补，等写完整页再回头修改，错误早就串成一片了。测量出来的症状信息要在微秒到毫秒量级内解码成“该补哪一笔”，这个计算量靠人力不行，靠一台笔记本也不行，得靠CPU和GPU集群一起上。所以在容错量子计算里，经典超算不是配角，它和量子芯片是同一台机器的两半。
按现有报道，这套分工是清楚的：IBM的量子计算机负责算，AMD的CPU/GPU集群负责解码、优化和软件编排；研究人员可以在这个平台上评估经典计算与量子计算的紧密集成。所谓“协同设计”（co-design），也就是量子芯片、解码算法、经典硬件不是各自升级完再硬拼，而是一起迭代——解码慢一点，量子机的性能指标就上不去，反过来也一样。
IBM新闻室的列表页上，11月5日和11月6日各有一条“Research and innovation”条目，配图缩略图里有一张标注为“IBM-ORNL-AMD QEC Ribbon Cutting”的剪彩照，可以佐证这是一次三方到场、正式发布的合作。
已经做到的和还没做到的
需要把两件事分开看。已实现的是平台本身和首个部署：量子机与HPC连起来，研究人员能在里面跑集成评估。而“100个逻辑量子比特、10万次硬操作”是2028年底的目标，不是现在的实测成绩，中间隔着两年多的工程活。
从工程角度看，难点不在“能不能连”，而在“连得够不够快、够不够稳”。解码是一个典型的实时系统问题：延迟超标，纠错就跟不上错误的产生速度；数据通路、任务调度、软件栈任一层拖后腿，量子机就只能空转。这类问题很难靠单点突破解决，得靠集群规模和软硬件配合一点点磨。
同时有几件事，现有报道没有交代，也不该替它补：AMD具体用了哪些CPU/GPU、系统规模多大；平台是否向学术界和产业界开放，接入门槛是什么；接入的是IBM哪一台量子计算机；“硬操作”在公告里的准确定义（这个词指的是量子门操作里代价较高的那一类，但报道没给定义，暂时无法据此推算具体门种和数量）。这些都得等原始公告。
我的看法是：这次发布的价值主要在“把纠错当成系统问题来做”，而不是又多了一个数字。过去量子硬件和经典集群往往各搞各的，现在至少有一批人要在同一个平台上调延迟、调调度、调解码器。这属于已经落地的进展。至于100和10万，2028年底回头看就行，数字会自己说话。
转载说明
本文根据以下公开资料整理，原文及配图出处见下方。
评论 0
还没有评论，来抢沙发。